Postingan

Laporan akhir 2 Modul 3

Gambar
    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian 4. Prinsip Kerja 5. Video Percobaan 6. Analisis 7. Download 1. Jurnal   [Kembali] 2. Alat dan Bahan   [Kembali]  Alat dan Bahan (Modul De Lorenzo)          1. J umper Gambar 1. Jumper                2. Panel DL 2203D              3. Panel DL 2203C              4. Panel DL 2203S                    Alat dan Bahan (Proteus)  IC J-K Flip Flop (74LS112) Tabel Kebenaran J-K Flip Flop Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.           2. Power DC          3. Switch (SW-SPDT)          4.  Logicprobe atau LED 3. Rangkaian   [Kembali] 4. Prinsip Kerja   [Kembali] Percobaan 3 kali ini adalah Sinkronus Counter dengan menggunakan 2 buah IC counter 74193 dan 74192. Yang mana perintah pada percobaan 3 kondisi 4 ial
Posting Komentar
Baca selengkapnya

Tugas Pendahuluan 2

Gambar
  [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Kondisi 2. Rangkaian Simulasi 3. Video Simulasi 4. Prinsip Kerja 5. Link Download 1. Kondisi   [Kembali] Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=don’t care, B3=don’t care, B4=0, B5=don’t care, B6=don’t care led diganti logicprobe. 2. Rangkaian Simulasi   [Kembali] 3. Video Simulasi   [Kembali] 4. Prinsip Kerja   [Kembali] Terdapat T Flip-Flop T Flip-flop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan J-K Flip-flop yang kedua inputannya dihubungkan menjadi satu.Percobaan ini menggunakan rangkaian flip-flop dengan 5 input dan 2 output, di mana input R terhubung ke B0, S ke B1, J dan K ke VCC, serta clock ke B2. Output Q terhubung ke kaki 5 dan Q' ke kaki 6. Clock aktif pada kondisi logika rendah (0). Saat clock dalam logika tinggi (1), clock tidak aktif, sehingga output Q = 1 dan Q' = 1. Jika clock berubah menjadi logika rendah (0),
Posting Komentar
Baca selengkapnya

Laporan Akhir 2 Modul 1

Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian 4. Prinsip Kerja 5. Video Percobaan 6. Analisis 7. Download 1. Jurnal   [Kembali] 2. Alat dan Bahan   [Kembali] a.Jumper Gambar 1. Jumper b.Panel DL 2203D  c.Panel DL 2203C  d.Panel DL 2203S Gambar 2. Modul De Lorenzo 3. Rangkaian   [Kembali] Gambar Rangkaian Percobaan Modul 3 4. Prinsip Kerja   [Kembali] Percobaan 3 menggunakan Modul De'Lorenzo dengan rangkaian Multivibrator Monostabil, yang memiliki satu keadaan stabil dan satu keadaan tidak stabil. Pada keadaan stabil, multivibrator berada di output H3 sampai terjadi trigger yang mengakibatkan output berpindah ke H0, sehingga menciptakan kondisi kuasistabil. Setelah beberapa waktu, multivibrator kembali ke keadaan stabil, dengan durasi perubahan dari keadaan tidak stabil ke stabil ditentukan oleh rangkaian RC. Jurnal mengharuskan variasi nilai Resistor dan Kapasitor serta memicu multivibrator ini untuk menghitung durasi kondisi kuasistabil.
Posting Komentar
Baca selengkapnya

Laporan Akhir 1 Modul 1

Gambar
[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Jurnal 2. Alat dan Bahan 3. Rangkaian 4. Prinsip Kerja 5. Video Percobaan 6. Analisis 7. Download 1. Jurnal   [Kembali] 2. Alat dan Bahan   [Kembali]  1. Gerbang Not      Gerbang NOT sering juga disebut sebagai rangkaian inventer ( pembalik).  Tugas rangkaian NOT (pembalik) ialah memberikan suatu keluaran yang tidak sama dengan masukan.     2. Gerbang AND              Gerbang AND merupakan salah satu gerbang logika dasar yang memiliki prinsip kerja perkalian. Nilai output akan berlogika  1 jika semua nilai input logika 1, dan jika salah satu atau lebih input ada yang berlogika 0 maka output akan berlogika 0.       3. Gerbang OR                  Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input logika 1 maka output akan berlogika 1 . Nilai output logika 0 hanya pada jika nilai semua input berlogika 0.   4. Gerbang XOR     XOR merupakan gerbang OR yang bersifat exlusif, jika input logika 1 berjumlah genap (0,2,
Posting Komentar
Baca selengkapnya

PIN-PIN IC RAM 6116

Gambar
  [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar teori 4. Percobaan 5. Video 6. Download file 1. Tujuan   [Kembali] Mengerti fungsi dari RAM ataupun ROM  Dapat membuat rangkaian sistem minimum ataupun yang lain dengan RAM 2. Alat dan Bahan   [Kembali] a) IC 6116   b) Resistor   c) LED   d) DIP switch 3. Dasar Teori [Kembali] a) IC 6116 IC memori 6116 merupakan salah satu RAM statik berkapasitas 16.384 bit atau 2 kbyte. IC 6116 mempunyai 8 jalur data (D0-D7) dan 11 jalur alamat (A0-A10). Untuk menulis data digunakan sinyal W (aktif LOW) dan untuk membaca data digunakan sinyal G (aktif LOW). Kaki E (aktif LOW) digunakan untuk mengijinkan memori menulis atau membaca data pada jalur data. Kaki 12 dihubungkan ke GND dan kaki 24 dihubungkan ke +5V. RAM 6116 yang dipakai didalam sistem minimum mempunyai pin CS (Chip Select) untuk mengaktifkan IC tersebut, pin OE (Output Enable) sebagai pin sinyal kontrol RD untuk membaca data dan pin WE (Write Enable) sebagai pin
Posting Komentar
Baca selengkapnya