Laporan Akhir 2 Modul 2
KONDISI 1
S dan R aktif low, artinya S, R Aktif maka ketika berlogika 0, dalam kondisi ini,R aktif sehingga Q' = 1 dan Q= 0
KONDISI 2
S dan R aktif low, S aktif sehingga Q = 1 dan Q' = 0
KONDISI 3
S dan R yang aktif rendah keduanya aktif, yang menyebabkan Q dan Q' sama sama berlogika 1, ini adalah kondisi terlarang karena Q dan Q' harus berlawanan
KONDISI 4
di kondisi ini, S dan R activelow tidak berfungsi, sehingga output dipengaruhi oleh input T. karena input T terhubung ke sinyal CLK, utput mengalami perubahan terus menerus ( toggle )
2. analisa kedudukan pin R dan S terhadap kinerja flip-flop
= kedudukan pin R dan S pada flip-flop sangat penting, karena keduanya output Q dan Q'. Pin S mengatur flip-flop ke kondisi set( Q = 1 ), sementara pin R mengatur flip-flop ke kondisi reset ( Q = 0 ) hal ini dapat menjaga stabilitas output tersebut
- Datasheet IC 74LS112 (J-K Flip Flop) klik disini
- Datasheet IC 7474 (D Flip Flop) klik disini
- Datasheet Switch klik disini
Komentar
Posting Komentar