Tugas Pendahuluan 1
Percobaan 1 Kondisi 12
Buatlah rangkaian seperti gambar percobaan 1 dengan sumber 3.3 V dengan output 8 bit
2. Rangkaian Simulasi [Kembali]
3. Video Simulasi [Kembali]
4. Prinsip Kerja [Kembali]
Percobaan ini merancang sebuah rangkaian counter asynchronous menggunakan JK Flip-Flop. Counter ini dioperasikan dengan menghubungkan flip-flop pertama pada clock eksternal, sedangkan clock flip-flop berikutnya dikendalikan oleh output flip-flop sebelumnya. Rangkaian terdiri dari 8 JK Flip-Flop tipe 74LS112 yang menghasilkan output 8-bit, di mana MSB berada pada flip-flop paling kanan dan LSB pada flip-flop paling kiri. Setiap flip-flop memiliki pin clock (CLK) yang disusun seri, sehingga perubahan output mengalami delay dan peralihan output terjadi bertahap, bukan serentak.
Pada rangkaian ini, terdapat dua sakelar, SW1 dan SW2, yang mengatur logika pada counter. Kaki high pada sakelar SPDT terhubung ke VCC, sedangkan kaki low terhubung ke ground. Bila SW2 diberi logika 0 dan SW1 diberi logika 1, seluruh output akan ter-reset menjadi 0. Sebaliknya, bila SW1 diberi logika 0 dan SW2 diberi logika 1, seluruh output menjadi 1, kondisi yang tidak diperbolehkan pada JK Flip-Flop. Karena sifat asynchronous-nya, output setiap flip-flop bergantung pada output flip-flop sebelumnya, sehingga delay pada setiap transisi membuat perubahan output terjadi berurutan.
5. Link Download [Kembali]
Komentar
Posting Komentar